应用范围广泛，从数百瓦的低压系统（例如 12V 汽车电动座椅）到数千瓦系统（例如 60V 和 100A 电动工具）。通常，这些系统使用基于分流器的电流检测和控制大功率 MOSFET 的非隔离栅极。虽然这些应用可以由电池或转换为直流的网格化交流电源供电，但它们都有一个共同的目标，即稳定可靠并针对由击穿、短路、过流、MOSFET 反向恢复或 PCB 寄生电感行为引起的大电流和高电压事件提供保护。

  例如，电动工具具有用于工业和家庭用途的高额定功率，例如钻孔、研磨、切割、抛光、驱动紧固件等。要求包括：

  在设计大功率系统时，这些要求会相互冲突，需要权衡。对于电动工具，大电流、效率和热性能会随着电路板尺寸的增大而增加，这与外形小巧和需手持的需求相冲突。

  因此，大功率设计很重要。与电磁干扰 (EMI) 的情况一样，针对大功率应用进行设计是一个决策和规划过程，以减轻有几率发生或可能不可能会发生的问题。

  令人惊讶的是，糟糕的大功率设计并不总是会导致电气火灾或冒烟。结果是产生了一个频谱。对于电气火灾，结果可能在一瞬间发生，造成灾难性电路板损坏，因此电机仅运转一次寿命就终结了。这表明设计存在根本性问题，或者正常运行的某些方面被放大了。因此，能够大大减少或减轻设计的某些方面，控制损坏源并减少其对系统的负面影响，从而将损坏概率降至可忽略不计的水平。

  在其他情况下，电机会旋转，当命令电机提供更多电流时，电机有几率发生损坏，或停止旋转。运行方式的变化对系统产生的压力超出它的承担接受的能力。在更困难的情况下，电机将以相同的电流或速度旋转一百个小时，但在测试结束前几分钟就会发生故障。这可能意味着特殊用例有几率会使设计失败，或者跟着时间的推移，正常运行可能会导致设计损坏，直到发生永久性和可观察到的故障。

  了解设计人能通过频谱中的差异知道需要进行什么样的更改才能修复或防止损坏。就像损坏频谱一样，从更换物料清单上的元件到完全重新设计原理图和布局，更改频谱也各不相同。

  此示例涵盖了一个假设，并使用大功率设计原理来改进大功率电机驱动器应用。请注意，此示例用于说明如何利用该过程，应用手册的其余部分解释了选择最终实际使用的过程所依据的理论。

  检查给定内容，系统存在根本问题。在这种情况下，故障排除的下一步必须是验证栅极驱动电路的功能。

  • 仅在尝试切换低侧并查看标准后才施加 nFAULT 信号，低侧发生 VGS 故障，这意味着在切换输入低侧栅极信号后，栅极电压没有上升到预期电压

  • 使用 DMM，对低侧栅极到源极进行的阻抗测试结果显示为几个欧姆，这表明发生了短路和损坏

  • 损坏主要发生在单个相位上，但其他一些相位已受到损坏，具体取决于所测试的系统

  栅极到源极之间的短路似乎表明问题出在电压电感尖峰上，因为可能已经超过绝对最大限值。在较低电流电平下没有发生损坏进一步支持了这一观点。此外，如果损坏主要发生在单个相位，这表明可能存在布局未优化，并且可能正是这一点导致了问题发生。

  • 通过降低 IDRIVE 来限制尖峰，这降低了栅极驱动灌电流和拉电流。

  – 这使系统能够耐受 30A 电流，但由此产生的 VDS 信号和栅极的上升和下降时间对于应用来说太长了。如果上升和下降时间可以接受，那么问题到这里就解决了。

  • 通过在 20A 的低侧栅极和源极电压上使用示波器探头，波形显示低侧源上存在负电压尖峰，该尖峰接近但不超过 DRV835x 100-V三相智能栅极驱动器 数据表中定义的绝对最大限值。

  – 这便产生了以下假设：这些尖峰会随着电流的增加而变得更糟，最终会超过绝对最大额定值有一些指标表明低侧源极和栅极的负尖峰是问题所在，可以采用以下几种解决方案进行处理：

  • 分析受到损坏的相位周围的布局并对其进行改进，特别是 GND 和检测电阻路径评估哪种解决方案能够解决问题。为避免重新设计电路板，最佳做法是查看物料清单的变化或填充先前已取消填充的元件。

  • 存在高侧漏极到低侧源极电容器的位置，但未填充，因此添加电容器即可解决问题，而无需重新设计，同时也不会降低栅极驱动电流。

  本应用手册将此过程拆分为开发故障排除指南、外部电路库、TI 驱动器产品特性或布局技术，以应对更大功率系统的易失性。

  在开发故障排除指南、外部电路库、TI 驱动器产品特性或布局技术之前，必须了解典型的栅极驱动器系统及其子功能。

  首先来看图 2-1 的右侧部分，可以看到电机驱动器功率级（也被称为逆变器、相位或半桥）的一项功能是向电机输送电流。分解为几个最简单的部分，假设低侧 FET 关闭，电流从 VDRAIN 流经高侧 FET 并进入电机。或者，如果低侧 FET 导通，而高侧 FET 关闭，则电流从电机流出并通过低侧 FET 到达 GND。在千瓦电机驱动应用中，会有高达数百安培的电流流经这些 FET。

  再来看看图 2-1 的左侧部分，可以看到功率级的另一项功能是将数字逻辑 PWM 输入信号（例如 INHx 和 INLx）转换为更高模拟电压电平的信号，例如 24V 或 48V。这样，功率级的一部分就是为了实现从数字电平信号到模拟电平信号的电压转换。此外，通常情况下，从提供的电机驱动器电源电压产生电压轨以转换模拟电压电平是电机驱动器的一项功能。这些模拟电压可能高于 VDRAIN 或系统中的最高输入电压。因此，使用线性稳压器、电荷泵或自举架构来实现这些电压（例如，VCP 和 VGLS）。

  然后来看图 2-1 的中间部分，可以看到功率级的另一个次要功能是调节或控制 FET 栅极上的信号。MOSFET 可以作为开关、电阻器或电流源（这取决于与漏极和源极电压相关的栅极电压），因此必须控制和监控 FET 的所有电压。保护、信号调节技术和专用电路都属于此功能。

  故障排除过程的第一步是了解损坏发生的位置。检查功率级的功能，以评估在发生损坏后是否有任何功能不再按预期工作。

  对于向电机输送电流的情况，请使用数字万用表 (DMM) 并在 FET 的漏极和源极之间或 VDRAIN 和 SHx 之间执行阻抗检查，如图 2-1 所示。当未通电时，漏极到源极路径预计为高阻抗（即 kΩ），因此低阻抗表明 FET 和电流传输路径已损坏。对于更麻烦的故障排除，在转换过程中使用示波器探测 FET 的栅极电压、漏极电压和源极电压，以检查稳定性和信号上的振铃量。

  在进行电压转换时，使用 DMM 并在栅极信号和栅极电压电源（例如 VGLS、VCP 或 GND）之间执行阻抗检查，如图 2-1 所示。这些路径应为具有容性负载的高阻抗。低阻抗表示发生损坏（即几个欧姆）。若要进行更深入的故障排除，请在运行期间使用示波器电压探头检查电源电压的稳定性。

  对于调节或保护栅极信号的情况，请使用 DMM 或 LRC 表并对路径中的元件进行阻抗检查，以确保无源器件没有损坏。一种简单的做法是，仅将读取值与原理图中列出的预期值进行比较，从而检查有无损坏。

  需要注意的是，大多数电机驱动器将这些功能集成到一个器件或单个芯片上。因此，这些集成栅极驱动器中的大多数都能够监控和检查这些功能，并通过某种 FAULT、WARNING、LOCK GPIO 信号或可读寄存器通知设计人员。如果 nFAULT 信号被置位，那么了解 nFAULT 信号被置位的原因以及触发哪个故障至关重要。每个故障的标准通常在数据表中提供。更重要的是，如果可以重置 nFAULT 信号，则可以使用示波器电压探头监测该信号，并将其用作下降沿触发器以捕获其他信号，例如 FET 栅极、源极或漏极电压。

  幸好，大功率设计一般不是出错之后开展的补救性实验。如前所述，可以采取一些措施来缓解潜在问题。

  这些操作可能会改变电路板架构或栅极驱动器运行方式，从而增加对元件或电路板面积的需求。因此，需要在实现每个可能的操作和考虑真实系统的重要需求之间进行权衡，这正是大功率设计的艺术。

  如前所述，MOSFET 的漏极和栅极电流是向电机供电的基石。为了提供电流并打开 FET，必须在 MOSFET 的本征栅极电容器上积累电荷。此过程在 MOSFET和 IGBT栅极驱动器电路的基本原理 和了解智能栅极驱动 应用手册中进行了更详细的解释。

  因此，将栅极电荷或电流的速率与 FET 漏极至源极电压上升联系起来，如理想的一阶方程式 1 所示

  根据方程式 1，高 IDRIVE 和小 Qgd 会导致非常快的压摆率，因为 VDRAIN 在系统中通常是固定的，除非系统电源电压专门设计为可变电压。高压摆率会降低 MOSFET 中的开关损耗，因此使压摆率尽可能高似乎是有益的。但是，大多数设计人员试图使用更高的压摆率，却没有意识到使用超出设计值太多的压摆率会产生不利影响。

  遗憾的是，在大功率系统中存在高压摆率的不利影响。随着更多电流流经 FET 和 VDS 电压以更快的速度进行转换，MOSFET 的固有电容耦合以及寄生 LC 谐振的影响会增加。

  如图 3-1 所示，栅极信号上升沿的高频分量（更重要的是，穿过米勒区域的上升 VDS 信号）会导致电流流到另一个 FET 的本征电容器上。该信号通过固有的栅极至漏极或栅极至源极电容器耦合，因为电容器在较高频率下具有较低的阻抗。如果这些耦合信号足够高，它们可能会超过电机驱动器的绝对最大额定值，或者打开一相内的低侧和高侧 FET，从而在电流绕过电机并从 VDRAIN 到 GND 流过直接路径时导致发生击穿。

  由于 CGD 耦合，MOSFET 在导通之前具有最大压摆率限制。这意味着如果压摆率太高，即使栅极直接短接至源极，MOSFET 也会导通。在考虑栅极驱动器下拉强度和栅极路径上的寄生电感时，这会在导致意外导通之前降低可能的最大压摆率。

  既然了解了栅极电流过多产生的影响，就必须开发调整栅极电流的方法，并且必须推导出给定系统的栅极电流计算法。

  栅极电流或 IDRIVE 在 FET 的开关特性中发挥着重大的作用，因此需要使用能够调整栅极电流的方法。

  在大多数栅极驱动器器件中，栅极驱动拉电流和灌电流（即上拉和下拉）值可在数据表中找到。在某些器件中，该值在内部是固定的，对于给定的 FET，输出电流能力远大于计算出的 IDRIVE。

  添加外部串联栅极电阻以控制施加的栅极电压的压摆率并降低施加到 FET 栅极的峰值电流。这类似于 RC 滤波器：R 是栅极电阻器，C 是 MOSFET 的固有电容。为了加强控制，可以并联另一个栅极电阻器和二极管（如果设计人员想要分别控制灌电流和拉电流），如图 3-2 中所示。

  MOSFET 参数、系统电压和电路板寄生参数都会影响最终的压摆率，因此选择理想栅极电阻值是一个迭代过程。适用于栅极驱动器的外部栅极电阻器设计指南 技术手册中介绍了此过程。

  下面这个原则有助于确定用于栅极电阻器的理想电阻：电阻越小，压摆率越高，电流越大；电阻越大，压摆率越低，电流越小。

  图 3-3. 灌电流和拉电流受控（例如智能栅极驱动）时的栅极电阻器占位符

  几个 TI 栅极驱动器包含被称为智能栅极驱动的技术，用于控制传送到 FET 的电流。设计人员只需通过更改寄存器中的位或在指定引脚上配置外部电阻器来选择拉电流和灌电流，如图 3-2 中所述。相关详细信息，请参阅了解智能栅极驱动 应用手册。

  话虽如此，在 FET 的栅极和器件的栅极驱动引脚之间放置一个 0Ω 串联电阻器仍然是一个很好的做法，因为设计人员可能需要将灌电流或拉电流置于两个设置值之间或使其低于最低设置值。该电阻器还可用作易于访问的电压测量测试点。如节3.1.2.2 中所示。

  • 选择一个与源极电感的电抗相等的栅极电阻以获得临界阻尼性能，并选择一个高达源极电感电抗两倍的栅极电阻以获得欠阻尼性能，如适用于栅极驱动器的外部栅极电阻器设计指南 技术手册中所述

  • 或者，也能够最终靠使用通用计算式、观察 VGS 波形并分别针对更慢或更快的压摆率将值调高或调低来选择电阻器

  • 可以针对给定的 FET 计算智能栅极驱动拉电流或灌电流，如节 3.1.3 中所述

  • 如果可以在器件内控制拉电流和灌电流，例如智能栅极驱动，那么添加一个与 FET 栅极串联的 0Ω 电阻器并替换为非零电阻器（如果需要进一步调整）仍然是一个不错的做法

  3. 典型的 Qgd 是可以接受的，但要始终注意 Qgd 的最小或最大容差

  4. 估计所需的 VDS 上升和下降时间。一般来说，对于许多大功率系统，将上升和下降时间保持在 100ns 至300ns 之间是一个很好的切入点。

  5. 或者，设计人员可以重新排列方程式 2 以根据栅极驱动电流 (IDRIVE) 而非 VDS 压摆率 (SRDS) 获得公式，其中 25V/μs 至 100V/μs 作为通用输入是可接受的：

  对于 CSD19536KTT，Qgd = 17nC，我们可以使用通用指南将 100ns 放入方程式 3 的上升和下降时间中。注意，一些设计人员想要使上升时间为下降时间的两倍。

  DRV835x 系列没有将 IDRIVE 恰好设为 170mA，但它确实具有较低的选项，即拉电流为 150mA 或 100mA，灌电流为 100mA。拉电流是指从栅极电源电压获取并推入 FET 的电流，它对应于上升时间；灌电流是指电荷从 FET的栅极拉出并推到 FET 的源极的速率，它对应于下降时间。

  再次使用 DRV835x 系列，选择 50mA 作为拉电流，但最小灌电流为 100mA。这是用非零值替换 0Ω 栅极电阻器以获得低于最低设置的等效栅极灌电流的理想示例。如果不打算使用 0Ω 栅极电阻器，则必须切断布线并重新设计电路板以获得所需性能。

  请记住，我们仅使用根据安全通用指南计算的起始栅极驱动电流。这是一个一阶公式，与实际系统中看到的不完全匹配，但目标是获得一个合理的起点。因此，我们在器件没有精确选择的情况下向下舍入，使等效上升或下降时间比计算出的值更长。设计人员应在测试后增大或减小这个数字。

  在通过仿真了解和缓解电机驱动器电路板寄生效应 一文中可以找到本节的大量理论和仿真支持证据。强烈建议用这篇文章对此处所讨论的理论进行补充。

  文中很多小节都讨论了该理论，但也都总结了要点。建议阅读本小节，回头再将这些要点作为小节摘要进行参考。

  在我们逐步研究本小节时，更多的电路被开发出来，可以添加到系统中。这些新增内容可能与系统的注意事项和目标相冲突，例如需要实现手持方式，这就限制了布板空间。决定添加什么和不添加什么是大功率设计艺术的一部分。

  大容量电容器和去耦电容器的主要作用是为系统提供瞬时电荷，以便主电源不必承担提供瞬时电荷的任务。更具体地说，电源内的电流纹波以及由导线和迹线产生的寄生电感引起的电压尖峰是电源电荷不足导致的。电源的物理位置远离电机驱动电路，因此从电源到 MOSFET 的路径中有相当多的电感。

  小值电容器可以相对较快地进行充放电，而大值电容器可以存储大量能量，但反应相对较慢。因此，大多数数据表都显示了在电源上并联放置大电容和小电容的推荐元件。在功率级中，毫法拉或数百微法拉的电解或陶瓷电容器与一法拉到数十微法拉的陶瓷电容器结合使用。

  此外，有时电机可以充当发电机，其中大容量电容器和去耦电容器存储来自电机的能量，以防止高侧 FET 或VDRAIN 的漏极电压升高，如节 4.1 中所示。

  • 低值电容器可以快速提供一些电荷，而高值电容器会随着时间的推移逐渐提供大量电荷，因而有助于减少系统中的电压振铃和电压尖峰

  • 强烈建议始终使用它们。前期可以将几个 100μF 至 330μF 电容器与几个 1μF 至 2.2μF 电容器并联，因为之后可以进一步进行替换。

  说实话，此建议不够明确。此建议并未描述针对给定布局估算寄生效应并通过 SPICE 模拟其影响以获得理想大容量电容器值的过程。因此，没有给出方程式或数学方法。但是，我们想强调此建议非常实用。按照此建议进行设计时，不必像之前一样大费周章地对系统进行实际测试或依赖过去的系统知识结合数据表进行判断。如果性能不够好，那么设计人员会添加更多电容器或更改材料清单，以便用不同值的电容器替换现有电容器来解决问题。

  总之，规划实施通用规则以获得基准电容器值，然后对系统进行实际测试，可能会获得良好的性能而无需进行其他更改，但也可能会导致性能不佳，需要通过实验和迭代过程解决性能问题。

  陶瓷电容器的直流电压降额很差。这是使用陶瓷电容器代替不同材料（如氧化铝电解电容器）的已知缺点。当承受额定电压时，陶瓷电容器的容量只有额定容量的一半。

  图 4-2 显示了一个实际生产的电容器示例。请注意，当偏置电压为 10V 时，额定电压为 10V 的 10μF 电容器的等效电容仅为 1–3μF。这些图表可在任何电容器数据表中找到，其他工程师已经探索并揭示了这些事实。

  在大功率环境中，48V 系统需要额定最低为 100V 的陶瓷电容器（或使用 2 个 48V 电容器，等于 96V），最接近的行业额定值为 100V。因此，功率级中额定电压为 48V 的电容器没有帮助，必须相应地调整大小。

  请注意，此准则有时会放宽到 1.5 乘以电源电压，例如在 60V 应用中乘以 2 得出 120V，它介于 100V 和 150V 行业标准之间。因此，60V 的 1.5 倍计算为 90V 或 100V，就像 48V 的情况一样。如图 4-2 所示，该指南可能会失效，建议查阅电容器的数据表以获取更多信息。

  • 选择额定电压为电容器所承受典型电压的 2 倍或 1.5 倍的电容器：

  • 与铝电容器相比，陶瓷电容器的电压降额要差得多，因此通用指南不适用于铝电解电容器

  缓冲器电路不仅用于电机驱动器应用，还用于许多开关稳压器电路。因此，有很多资源都涵盖了这个主题。

  介绍一下，RC 缓冲器由从开关节点串联连接到恒定电压基准（例如 GND 连接）的电阻器和电容器组成。对于电机驱动电路，在相位节点和 FET 的高侧漏极之间以及相位节点和 FET 的低侧源极之间放置一个 RC 缓冲器，如图 4-3 所示。

  它们可有效减少相位振荡或每个 MOSFET 上的电压振铃。它们减少节点处的初始尖峰并提供阻尼因子以减少振铃周期数。

  但是，必须针对特定系统的寄生效应调整 RC 的值。除非可以对寄生效应进行建模，否则应通过实验来选择 R 值和 C 值。幸好，有很多资源说明了如何计算这些值，例如以适用于电机驱动器的 RC 缓冲器设计中的 E2E 常见问题解答为例。

  乍一看，图 4-4 中的高侧漏极到低侧源极电容器似乎不言自明，并且经常与去耦电容器或大容量电容器相混淆。但是，大多数电机驱动器应用没有将低侧源极连接到 GND。相反，低侧源极通常连接到用于电流感测的分流电阻器，然后连接到 GND。

  这很重要，因为去耦电容器需要稳定基准才能可靠地提供电荷。由于感测电阻布局引入的电感、流过低侧 FET 的电机电流或接地技术不良，系统中可能会出现 GND 不稳定情况。如果 GND 与开关节点一起弹动，则去耦电容器无法完成从稳定基准和低电感路径提供电荷的工作。作为参考，0.2512 元件封装尺寸（感测电阻的常见封装）会引入 1–5nH 的寄生电感。

  HS 漏极到低侧源极电容器可以避免这些问题，因为它连接到 VDRAIN（假定该 VDRAIN 是稳定的），并且可以将电荷直接倾倒到节点上，而不是通过感测电阻的路径。这是 AC GND 的概念，也是 RC 缓冲器也可以连接到HS 漏极和 LS 源极的原因。

  • 选择大约 0.01μF–1μF 的值并将它们放置在尽可能靠近 FET 的位置，以确保它们正常工作

  – 具体来说，该值应足够低，以免影响电流感测波形的非寄生纹波，从而反映电机的真实行为

  许多工程师低估了这种缓解技术并且没有充分利用空间，因为此时他们已经优先考虑了 RC 缓冲器和大容量电容器。如果 GND 或感测电阻产生负振铃，或低于 GND，则 HS 漏极至 LS 源极电容器可在低阻抗路径中提供电荷。显示 GND 和 LS 源极电压的波形有助于确定是否发生负振铃以及是否更新设计以将 HS 漏极到 LS 源极电容器添加到半桥。

  简而言之，二极管将节点钳位到电压，因此不会超出器件的绝对最大额定值。符合栅极驱动器和 MOSFET 的绝对最大额定值的电流额定值、钳位电压和时序信息对于选择有效的二极管很重要。常见的置位方法是将阴极连接到FET 附近的 GLx 节点，将阳极连接到 GND，以帮助处理负瞬态尖峰，如图 4-5 所示。

  这些方法不是主要推荐的缓解技术，不能取代其他方法，因为二极管只是简单地重新路由能量，而不是通过滤波或去耦来抑制能量。与电容器相比，二极管通常会引入更多的损耗和功耗，因为每个 PWM 周期都会发生电压尖峰。

  为了增加半桥电路的电流传导能力，通常通过将 MOSFET 的漏极、源极和栅极连接在一起来并联多个MOSFET。从理论上讲，要将上述多个并联 MOSFET 视为一个元件。

  实际上，没有两个 MOSFET 是完全相同的。这在某种程度上预示着，一个 MOSFET 最终会先导通，一个 MOSFET 会承载更多电流。尽可能减小这种差异对于系统运行至关重要。驱动并联 MOSFET 应用简介中介绍了并联 MOSFET 设计背后的理论和流程。

  • 为并联使用的 FET 的每个栅极添加一个电阻器，而不是为所有并联 FET 添加一个电阻器。失配的 MOSFET栅极将相互振铃，它们之间没有额外的阻抗。

  • 使栅极布线保持统一且厚度相等，并将它们拆分以非常靠近 FET 的栅极

  • 将 GHx 与 SHx 配对，将 GLx 与 SLx 布线配对，这些布线会路由回栅极驱动器，因此它们的长度和宽度类似

  发生击穿问题的原因在于接地的电阻路径非常低。例如，与电源通过 FET 的几毫欧电阻对地短路时的电阻相比，从 48V 电源到电机电阻（数百毫欧和 1 欧姆之间）的电阻路径的电阻要高得多。过量电流会超过 FET 的电流额定值，导致大量电感尖峰，从而超出器件的绝对最大额定值，还会导致 PCB 温度急剧升高，进而导致 PCB 永久损坏。

  如果监控栅极和源极电压 (VGS) 之间的差异，我们就可以了解 FET 是否导通和传导电流。如果监测漏极和源极电压之间的差异，我们就可以了解电流是否通过 FET 传导。因此，我们可以监控这两个电压并就何时开启和关闭FET 做出明智的决定，并防止驱动器在同一相位同时开启两个 FET。简而言之，VGS 监视器会确定栅极是否开启，而 VDS 监视器会确定栅极开启时是否存在电流。

  典型的实现方式是使用比较器来监控这些电压。一些集成式器件的击穿保护功能是通过以下方法实现的：在关闭一个 FET 和开启另一个 FET 之间插入一个延时时间，或不允许输入信号同时开启高侧和低侧。但是，某些器件未在器件内集成 VGS 或 VDS 监视器，因此在发生击穿事件时不会覆盖输入。最好查看栅极驱动器的数据表以获取更多信息。

  如果 VDS 监视器或其他电流保护装置识别出过流事件，显而易见的解决方案就是关闭 FET 以阻止电流通过。在这种情况下，相电流会是典型用例的 10 或 100 倍以上。正如节 2 中已经探讨的那样，相位中电流越大，寄生电感尖峰就越高，但能够最终靠降低栅极驱动电流来增加 FET 的上升或下降时间，从而降低电感尖峰。

  无源栅极至源极下拉电阻为电荷提供了一条均衡栅极和源极电压的路径，从而使 FET 以更快的速度关闭。实际上，如果栅极驱动器损坏，其他一些保护或换向逻辑电路会注意到出现了问题，系统也会检测到。这些下拉电阻的重要性在于，确保在其他保护电路发现问题之前不会发生击穿情况。有了这些下拉电阻，更换栅极驱动器 IC 就可以修复系统，而没有这些下拉电阻，就要面临处理熔化的电机、熔断的 FET 或对 PCB 造成不可逆损坏等问题。

  需要注意的是，一些栅极驱动器在器件中集成了数百 kΩ 的无源下拉电阻，以发挥这种保护作用。但是，一些设计人员可能希望在 FET 的栅极和源极附近设置更强的下拉电阻，这样栅极上的电荷就不需要通过潜在的栅极电阻器和电感布线来均衡栅极和源极电压。另一个好处是外部下拉电阻不依赖于栅极驱动器，这也有助于添加冗余以允许系统在已知状态下发生故障。

  所有电气系统都面临的一个危险是电源极性接反。在设计电气系统时，有多种技术可用于提供电池反向保护，但所有技术的共同目标是在电池端子接反时阻止电流流动。保护汽车电机驱动系统免受反极性情况的影响 应用手册中介绍了相关理论和技术。

  让处于运动状态的转子停止或惯性滑行是一个典型的用例，会给大功率设计带来问题。在这个特定的定义中，惯性滑行是指所有高侧和低侧都已关闭时的状态，可以理解为电机相位的浮动。电机是部分电感负载，因此除了转子磁性材料通过定子线圈产生的反电动势之外，电感器还试图通过产生电压来保持电流流动，从而抵抗电流的变化。因此，在这种惯性滑行条件下，电机相位上的电压会上升到高于 FET 漏极处的电压，这会导致电流从电机流过，途经 FET 的体二极管进入电源。

  低侧制动的常见示例是关闭所有高侧栅极并打开所有低侧栅极。这将所有电机相连接到 GND，并允许电流随着电感器中的能量流入和流出 GND 而循环和崩溃。利用电流感测或 VDS 监视器，设计人能确定电流何时完全衰减，然后将电机从低侧制动状态释放。

  对于主动方法，一种解决方案是添加一个外部下拉电路来控制电机驱动器的电源。该电路提供了一条从外部接到GND 的路径，能耗散电机功率，并防止电压在图 7-2 所示的高侧漏极上上升。对于希望在电机驱动器外部进行系统控制而不依赖栅极驱动级来管理电机产生的外部电源的用户来说，该解决方案很受欢迎。由于能量增加，电阻器和下拉 FET 的大小和额定功率必须符合瓦数要求。此外，一定要通过反馈来判断电压是否升得过高；通常是通过分压器来实现这种反馈的，该分压器通向 MCU 的 ADC。

  TI 提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

  这些资源可供使用 TI 产品做设计的熟练研发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择正真适合的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准及任何其他安全、安保或其他要求。这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。